Eletrônica digital, Notas de estudo de Eletrônica

Baixe Eletrônica digital e outras Notas de estudo em PDF para Eletrônica, somente na Docsity! COLÉGIO T EL T ÉCNIC ETRÔ EORIA O HE NICA E PR NRIQU DIGITA ÁTICA E HEN L NRY Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 2    APRESENTAÇÃO A eletrônica Digital é uma nova etapa na eletrônica que servira como Base inicial para o conhecimento de todos os sistemas que conhecemos na tecnologia dos tempos atuais, tal qual envolve uma gama muito grande da base de eletrônica geral e eletrônica de potencia e eletricidade. Este conhecimento prévio pode através da eletrônica digital aprimorar o conhecimento das técnicas de sistemas digitais que atualmente usamos como computadores, televisores, vídeo games, calculadoras, sistemas de alarmes, etc... . Este material de estudo envolve a teoria e a prática em laboratório para uma melhor compreensão do assunto estudado.  A compreensão é de fundamental importância para o decorrer do curso, pois trata de fundamental interesse nosso, o seu sucesso, e que os assuntos aqui tratados, possa dar um melhor desempenho e satisfação profissional. O material é de fácil compreensão, e lhe servira como guia de estudos dentro do plano de ensino traçado, não substituindo outras fontes de pesquisas para aprofundamento dos assuntos relacionados. Exigido apenas do aluno atenção, para que possa interpretar corretamente o material, para facilitar o entendimento será exemplificado da melhor forma, seguido por exercícios para que possa treinar o aprendido e fazer a verificação da sua aprendizagem. Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 5    18.2-3 Agrupando Oito Termos (Octetos) 91 18-3 Processo Completo de Simplificação 92 18-4 Condições "Don't Care" 93 19 - Biestáveis (Flip-Flops) 94 19-1 Latches RS (ou travas RS) 94 19-2 Disparo por Sincronização de Nível do Sinal de Relógio 99 19-3 Latch D 101 19-4 Biestáveis D Disparados pela borda 102 19-5 Biestáveis JK Disparados pela borda (transição) 106 19-6 Biestável JK Mestre-Escravo 110 19-7 Práticas com flip-flop 112 19.7-1 Experiência 1 112 19.7-2 Experiência 2 113 19.7-3 Experiência 3 114 19.7-4 Experiência 4 115 Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 6    01 – Introdução No mundo atual, o termo digital tornou-se parte do nosso vocabulário no dia-a- dia por causa da maneira profunda pela qual os circuitos e as técnicas digitais tornaram-se amplamente utilizados em quase todas as áreas de nossas vidas, como: computadores, automação, robôs, medicina, transportes, entretenimento, exploração do espaço etc. 02 – Representações Numéricas Na ciência, na tecnologia, nos negócios e na verdade em qualquer outro campo, estamos constantemente lidando com quantidades. Quantidades são medidas, monitoradas, gravadas, manipuladas aritmeticamente observadas ou de algum outro modo utilizadas na maioria dos sistemas físicos. É importante que ao lidarmos com diversas quantidades sejamos capazes de representar seus valores de modo eficiente e exato. Existem basicamente duas formas de representar o valor numérico de quantidades: a analógica e a digital. Na representação analógica, o valor de uma quantidade é proporcional ao valor de uma tensão ou corrente, ou ainda de uma medida de movimento. Um exemplo disso é o velocímetro de um automóvel, no qual a deflexão do ponteiro é proporcional à velocidade do automóvel inclusive acompanhando qualquer mudança que ocorrer na velocidade do automóvel ao ser acelerado ou freado. Quantidades representadas na forma analógica possuem uma importante característica: elas podem variar em um determinado intervalo continuo de valores. Na representação digital, as quantidades são representadas não por outras quantidades proporcionais, mas por símbolos chamados dígitos. Por exemplo, um relógio digital que fornece as horas do dia na forma de dígitos decimais que representam as horas, os minutos. Como sabemos, as horas do dia mudam continuamente, mas a leitura do relógio digital não varia continuamente; em vez disso, ela varia em passos de um minuto (ou um segundo). Em outras palavras, esta forma de representação digital das horas do dia varia em passos discretos quando comparada com a representação fornecida por um relógio analógico, em que as mudanças no mostrador ocorrem de modo contínuo. A diferença principal entre as formas de representação analógica e digital pode então ser simplesmente simbolizada da seguinte maneira: Analógica = continua Digital = discreto (passo a passo) Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 7    Exemplo: Quais dos itens a seguir referem-se à forma de representação digital e quais se referem a analógica: a) Chave de dez posições b) A corrente elétrica na tomada na parede c) A temperatura de uma sala d) Grãos de areia na praia e) Velocímetro de automóvel Solução: a) Digital b) Analógica c) Digital d) Digital. Uma vez que o número de grãos pode assumir apenas um determinado número de valores discretos (inteiros) e não qualquer valor possível dentro de um intervalo contínuo. e) Analógico, se o velocímetro for do tipo de ponteiro; digital se possuir um mostrador numérico. 03 – Revisão do sistema de numeração decimal O sistema decimal é composto de 10 algarismos ou símbolos. Estes 10 símbolos são 0, I, 2, 3, 4, 5, 6, 7, 8 e 9. Utilizando estes símbolos como dígitos de um número, podemos expressar qualquer quantidade. O sistema decimal é também chamado de sistema de base 10 porque possui 10 dígitos e evoluiu naturalmente do fato de que as pessoas têm 10 dedos. De fato, a palavra "dígito" é derivada da palavra latina usada para denominar "dedo". O sistema decimal é um sistema de valor posicional, isto é, um sistema no qual o valor do dígito depende de sua posição. Por exemplo: considere o número decimal 453. Sabemos que o dígito 4, na verdade, representa 4 centenas; o 5 representa 5 dezenas e o 3 representa 3 unidades. Em essência o 4 possui o maior peso dos três dígitos; a ele nos referimos como dígito mais significativo (MSD - Most Signifícant Digit). O 3 possui o menor peso e é chamado de dígito menos significativo (LSD – Least Significant Digit). Considere outro exemplo, 27,35. Este número é na verdade igual a 2 dezenas mais 7 unidades mais 3 décimos mais 5 centésimos, ou 2 X 10 + 7 X 1 + 3 X 0,1 + 5 X 0, 01. A vírgula decimal é usada para separar a parte inteira da parte fracionária do número. De modo mais rigoroso, as várias posições relativas à vírgula decimal possuem pesos que podem ser expressos em potências de 10. Isto pode ser visto na Fig.1-1, onde o número 2745,214 está representado. A vírgula decimal separa Eletr   Agor digita para mes tens med 4,3V Esta gera pelo de c tens 4-2 Um divis divis quoc prim MSB 4.2-1 Lem difer de 0 O m de u Usan 2N, 2 4-3 Dado cada eleva uma ônica Digi a, podemo is. Nos si as tensõe mo que um ão é impor ida por um . Em outra caracterís lmente ma qual os va omponent ão). Convers método pa ões por 2. ões do nú iente 0 se eiro resto (Bit Mais Faixa de bre-se de entes varia 0002 até 1 aior valor d m modo g do N bits , 1 num to Convers um núme número q do à posi potência tal Teoria e s notar um stemas dig s mostrad a tensão tante. Por transduto s palavras tica signif is difícil do lores exat es, pela te ões Dec ra convert A convers mero deci ja obtido. como o LS Significati Contage que usand ndo de 0 1112, ou s ecimal é eral, pode , podemo tal de 2N ões Bin ro N, biná ue o com ção que o positiva e à Prática a signific itais, o va as na Fig. de 4,3V. E exemplo, r, 3,6 V re , o valor d ica que o p que o pro os de tens mperatura imal-Bin er número ão, ilustra mal por 2 e Note que o B (Bit Me vo). m o N bits p até 2N –1. eja, de 010 24–1 = 15, mos afirma s represe valores. ário - De rio, para e põe (bit), m cupa. Uma direita, u ativa difer lor exato d 1-3(a), um m sistema se uma te presentar a tensão rojeto de jeto de ci ões são a e pelo ru ário s decimai da adiante a escrita resultado nos Signifi odemos co Por exem até 1510 t e existem r: ntar valo cimal xpressá-lo ultiplicado posição à ma potênc Colégio ença entre a tensão a tensão d s analógi nsão é pro ia uma tem possui info circuitos a rcuitos dig fetados po ído (flutuaç s inteiros u para 2510 do resto d binário é cativo) e o ntar 2N va plo, para N otalizando 24 númer res decim em decim pela bas esquerda ia negativ Técnico He sistemas não é impo e 3,6V sig cos, o valo porcional peratura d rmação si nalógicos itais, em ra r variaçõe ões randô tiliza suce , requer r e cada div obtido esc último res lores dec = 4, pode 16 númer os diferent ais varian al, deve-s e do sistem da vírgul a. A soma nrique He analógico rtante. As nifica o r exato da à tempera iferente d gnificativa precisos é zão do m s em valo micas de ssivas epetidas isão até q revendo-s to como o imais mos cont os diferen es. Portan do de 0 a e escreve a (base = a represen de cada nnry 10  s e sim, tura e . odo res ue o e o ar tes. to, té r 2), ta Eletr   mult real Exem 23 22 1 0 (1X1 05 – O sis com sign dígit num 8 5-1 Um mult 3728 5-2 Um das o fat Note octa 5-3 A pr conv octa ônica Digi iplicação d representa plo: Conv 21 20 1 1 = (1 ) = 8 Sistem tema de n putadores ificando qu o de um n número o 4 83 Convers número oc iplicando-s = 3 X (82) = 3 X 64 = 25010 Convers inteiro dec divisões s or de divis que o pri l, e o últim Convers incipal van ersões po l para biná tal Teoria e e cada díg do. Vejam erter o nu X 23) + (0 + 0 + 2 + a de N umeração digitais. O e tem oito úmero octa ctal têm pe 82 81 ão Octa tal pode s e cada díg + 7 X (81) + 7 X 8 + ão Deci imal pode ucessivas ão 8 em v meiro resto o resto se ão Octa tagem do dem ser fe rio é realiz Prática ito binário os o exem mero biná X 22) + ( 1 = 11 umera octal é m sistema d dígitos po l pode ter sos, com 80 , 8-1 l-Decima er facilmen ito octal p + 2 X (80) 2 X 1 mal-Octa ser conve que foi usa ez de 2. U se torna torna o dí l-Binário sistema de itas entre ada conve pelo valo plo a seg rio 1011 e 1 X 21) + ( ção Oc uito impor e numera ssíveis: 0 valores d o segue: 8-2 8-3 l te conver elo seu pe l rtido para do na con m exempl o dígito m gito mais s numeraç números rtendo-se Colégio r das potê uir: m decima 1X 20) = (1 tal tante no tr ção octal t , 1, 2, 3, 4 e 0 a 7. As 8-4 tido para s so posicio octal utiliz versão de o é mostra enos signi ignificativ ão octal é binários e cada dígi Técnico He ncias resu l X8) + (0X abalho co em base o , 5, 6 e 7. A posições eu equiva nal. Por e ando o me cimal-biná do a segu ficativo (LS o (MSD). a facilidad octais. A c to octal no nrique He lta no núm 4) + (1X2) m ito, ssim, cad dos dígito lente deci xemplo: smo méto rio, mas c ir. D) do núm e com qu onversão s três bits nnry 11  ero + a s mal do om ero e de Eletr   biná indic Usan biná conv Porta 5-4 Conv proc bits octa octa Note com 5-5 O m é inc próx alta. 67, 7 Com de 8 pode = 51 ônica Digi rios equiva ado na Ta do essas rio convert erter 4728 nto, o oct Convers erter biná esso anter iniciando-s l (Tabela 1 l. que um 0 pletos de t Contand aior dígito rementad ima contag Isto é ilus 0, 71, (2) N posiçõe N valores d mos conta 210 númer tal Teoria e lentes. Os bela 1-1. conversõe endo indiv para biná al 472 é e ão Biná rios inteiro ior. Os bit e do LSB. -1). Para foi coloca rês bits. o em Oc octal é 7, a de 0 a 7 em e cau trado nas 275, 276, s de dígit iferentes. r de 0008 os octais d Prática oito dígito s, podem idualment rio como s 1 quivalente rio-Octa s para oct s do núme Então cad ilustrar, co 0 3 do à esqu tal portanto n . Uma vez sa o incre seguintes 277, 300. os octais, Por exem até 7778 o iferentes. s possíve os convert e cada díg egue: 4 7 2 ↓ ↓ ↓ 00 111 01 ao binário l ais inteiro ro binário a grupo é nsidere a 11 010 11 ↓ ↓ ↓ 2 6 erda do M a contage alcançado mento da sequência podemos plo com tr u seja, de Colégio is são con er qualque ito. Por ex 0 1001110 s é simple são reunid convertid conversão 0 SB para p m em octa o 7, ele r próxima po s de conta contar de ês posiçõe 010 até 5 Técnico He vertidos c r número emplo, po 10. smente o os em gru o para seu de 11010 roduzir gru l cada pos etorna par sição de d gem octal 0 até 8N–1 s de dígito 1110 para nrique He onforme octal para demos inverso do pos de trê equivalen 1102 para pos ição de dí a zero na igito mais : (1) 65, 6 , para um s octais um total d nnry 12  s te gito 6, total e 83 Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 15    De modo a realizar estas conversões entre hexa e binário, é necessário saber a equivalência entre os números binários de quatro bits (0000 até 1111) e os dígitos hexa. Uma vez dominadas, as conversões podem ser realizadas rapidamente sem necessidade de cálculos. Isto explica por que o hexa (e o octal) são tão úteis na representação de números binários grandes. Para praticar, verifique que 1010111112 = 15F16. 6-5 Contando em Hexadecimal Quando contamos em hexa, cada posição de dígito pode ser incrementada (aumentada de 1) de 0 até F. Uma vez que uma posição de dígito alcance o valor F, ela volta a 0, e a próxima posição de dígito é incrementada. Isto é ilustrado nas seguintes sequências de contagem hexa: (a) 38, 39, 3A, 3B, 3C, 3D, 3E, 3F, 40, 41, 42, (b) 6F8, 6F9, 6FA 6FB, 6FC, 6FD, 6FE, 6FF, 700 Note que quando existe um 9 numa posição de dígito, ele se torna um A quando é incrementado. Com N “posições de dígitos hexa podemos contar de 0 a 16N – 1 em decimal, para um total de 16N valores diferentes. Por exemplo, com três dígitos hexa podemos contar de 00016 até FFF16 , que é de 010 até 409510 para um total de 4096 = 163 valores diferentes. Resumo das Conversões Neste ponto, sua cabeça provavelmente está rodando enquanto você tenta guardar todos estes sistemas - binário, decimal, octal, hexa - e todas as diferentes conversões de um para o outro. Você pode não acreditar, mas à medida que você usar mais e mais estes vários sistemas, você acabará conhecendo-os muito bem. Por enquanto, o seguinte resumo deve ajudá-lo a fazer as diferentes conversões: 1. Quando converter de binário [ou octal ou hexa] para decimal, use o método da soma ponderada para cada posição de dígito. 2. Quando converter de decimal para binário [ou octal ou hexa], use o método das divisões sucessivas por 2 [ou 8 ou 16], agrupando os restos. 3. Quando converter de binário para octal [ou hexa], reúna os bits em grupos de três [ou quatro] e converta cada grupo no dígito octal [ou hexa] correto. 4. Quando converter de octal [ou hexa] para binário, converta cada dígito para o seu equivalente de três [ou quatro] bits. Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 16    5. Quando converter de octal para hexa [ou vice-versa], primeiramente converta para binário; então converta o binário para o sistema de numeração desejado. Questões de Revisão 1. Converta 24CE16 para decimal. 2. Converta 311710 para hexa, e depois para binário. 3. Converta 10010111101101012 para hexa. 4. Escreva os próximos quatro números nesta sequência de contagem hexa: E9A, E9B, E9C, E9D, ____, ____, ____, ____. 5. Converta 35278 para hexa. 6. Qual é a faixa de valores decimais que pode ser representada por um número hexa de quatro dígitos? 07 – Código BCD Quando números, letras ou palavras são representados por um grupo especial de símbolos, dizemos que estão codificados, e o grupo de símbolos é chamado de código. Provavelmente um dos códigos mais conhecidos é o código Morse, em que uma série de traços e pontos representam as letras do alfabeto. Já vimos que qualquer número decimal pode ser representado por um número binário equivalente. O grupo de 0s e 1s no número binário pode ser imaginado como um código representando o número decimal. Quando um número decimal é representado por seu número binário equivalente, denomina-se codificação binária pura. Todos os sistemas digitais utilizam alguma forma de números binários para suas operações internas, mas o mundo exterior é decimal por natureza. Isto significa que conversões entre os sistemas decimal e binário são realizadas frequentemente. Vimos que conversões entre decimal e binário podem se tornar longas e complicadas para números grandes. Por essa razão, um meio de codificar números decimais que combina algumas características tanto do sistema decimal quanto do sistema binário é usado em certas situações. Código Decimal Codificado em Binário Se cada dígito de um número decimal é representado por seu equivalente binário, o resultado é um código chamado decimal codificado em binário (daqui para a frente abreviado como BCD, do inglês Binary-Coded-Decimal). Como um dígito decimal pode assumir o valor 9, quatro bits são necessários para codificar cada dígito (o código binário para 9 é 1001). Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 17    Para ilustrar o código BCD, considere um número decimal como 874. Cada dígito é substituído pelo seu equivalente binário do seguinte modo: 8 7 4 (decimal) ↓ ↓ ↓ 1000 0111 0100 (BCD) Como um outro exemplo, vamos transformar 943 para sua representação no código BCD: 9 4 3 (decimal) ↓ ↓ ↓ 1001 0100 0011 (BCD) Mais uma vez, cada dígito decimal é trocado pelo seu binário equivalente puro. Note que sempre são usados quatro bits para cada dígito. O código BCD, portanto, representa cada dígito do número decimal por um número binário de quatro bits. Obviamente apenas os números binários de quatro bits de 0000 até 1001 são usados. O código BCD não utiliza os números 1010, 1011, 1100, 1101, 1110 e 1111. Em outras palavras, somente 10 dos 16 grupos possíveis de quatro bits são usados. Se algum número de quatro bits "proibido" ocorrer numa máquina usando o código BCD, usualmente é uma indicação de que um erro aconteceu. 08 – Relacionando as representações A Tabela 1-3 mostra a representação dos números decimais de 0 até 15 nos sistemas de numeração binário, octal, hexadecimal e no código BCD. Examine- a cuidadosamente e esteja certo de compreender como ela foi obtida. Observe especialmente como a representação BCD sempre usa quatro bits para cada dígito decimal. Eletr   vário com BAIX Conf expr são mom repre saíd ou A Com mais não cúbic álge NOT Essa cham e res resu entra essa com 10-3 A tab lógic 4(a) A tab pres prim saíd da ta A = 0 ônica Digi s outros te uns são m O/ALTO n orme diss essar a en considerad ento, os n sentar va a de um c = 0 ou A o apenas fácil de tr existem fra as, logari bra boolea (NÃO). s operaçõ ados por istores co ltado da o das. Utiliz s portas ló binações d Tabela ela-verda o depende mostra a t ela relaci entes nas eira linha d a x está no bela most e B = 1, tal Teoria e rmos são ostrados n a maioria emos na i tre as ent as variáve íveis lógic riáveis lóg ircuito digit = 1. dois valore abalhar do ções, dec tmos, núm na existem es básica tas lógicas nectados peração ló aremos a gicas bás essas por Verdade de é uma dos níve abela-verd ona todas entradas A a tabela m nível 1, o ra que qua a saída x t Prática usados co a Tabela das vezes ntrodução, radas e as is lógicas os da saíd icas. Por e al, e em q s são pos que a álg imais, núm eros imag apenas t s são cham podem se de um mod gica básic álgebra, p icas, e pos tas lógicas maneira d is lógicos p ade para as combin e B com ostra que u, de mod ndo a ent orna-se 0 mo sinôn 1-4. Usare . a álgebra saídas de cujos níve a. A partir xemplo, A ualquer in síveis, a á ebra conv eros neg inários e a rês opera adas ope r construí o pelo qu a (OR, AN rimeirame teriormen conectad e descrev resentes um tipo de ações pos o nível co quando A o equivale rada B mu . De mane Colégio imos de 0 mos as de booleana um circui is lógicos de agora represen stante nec lgebra bo encional. ativos, raíz ssim por d ções básic rações lóg dos a part al a saída D, NOT) r nte para d te para an as como c er como a nas entrad circuito ló síveis dos rresponde e B estão nte, no es da para o ira similar, Técnico He e 1. Algun signações é um mod to lógico. A determina , utilizarem tar uma ce essariame oleana é re Na álgebra es quadra iante. Na as: OR (O icas. Circ ir de diodo do circuito ealizada s escrever e alisar e pr ircuitos ló saída de u as do circ gico de du níveis lóg nte da saí ambos e tado 1. A estado 1, a tabela m nrique He s dos mai 0/1 e o de s entrada m, a qual os letras p rta entrad nte teríam lativamen booleana das, raíze verdade, n U), AND ( uitos digita s, transist seja o obre suas analisar ojetar gicos. m circuito uito. A Fig as entrad icos da x. A m nível 0, segunda l de modo ostra o q nnry 20  s s quer ara a ou os te s a E) e is ores . 1- as. a inha que ue Eletr   acon entra As F três com com de x Obse linha de q uma com biná poss 10-4 A op estu entra prod com O ún 0. ônica Digi tece com da. Fig. 1-4 igs.1-4(b) e de quatr binações p o nível lóg depender rve que e s para um uatro entra tabela-ve binações p ria, e, assi íveis sem Operaç eração OR dada. A ta das lógica uzir a saíd binações d ico caso o tal Teoria e o estado d Exemplos d (b) de e (c) most o entradas ossíveis d ico resulta á do tipo d xistem 4 l a tabela-v das. O nú rdade de N ossíveis d m, torna-s esquecer ão OR C é a prime bela-verda s, A e B, a x. A tab os níveis nde x é ig Prática a saída pa e tabelas-ve três entrad ram exem . Novame os níveis nte para a e circuito inhas para erdade de mero de c entradas e entrada e bastante nenhuma. om Port ira das trê de na Fig são combi ela mostra de entrada ual a 0 oc ra qualqu rdade para as e (c) de plos de ta nte, cada lógicos de saída x n lógico utiliz um tabela três entra ombinaçõ . Note tam acompan simples e as OR s operaçõ . 1-5(a) mo nadas atra que x é ig onde um orre quand Colégio er conjunt circuitos (a quatro entr belas-verd tabela enu entrada n a direita. ado. -verdade das, e 16 es de entr bém que ha a sequê screver to es boolea stra o que vés da op ual a 1 pa a ou mais o todas a Técnico He o de cond ) de duas e adas. ade para c mera toda a esquerd É claro que de duas e linhas para ada será ig a lista de t ncia de co das as co nas básica acontece eração OR ra todas a entradas s s entradas nrique He ições de ntradas, ircuitos d s as a, juntame o valor r ntradas, 8 uma tabe ual a 2N p odas as ntagem mbinações s a ser quando d para s ão iguais são iguai nnry 21  e nte eal la ara uas a 1. s a Eletr   Fig. A ex Nest mas ordin a op adiçã nunc send Aqui entra Nova a 1, A ex impo repre 5(a), A fig do In Em c entra OR. entra tens é, x saíd Fig.1 as e ônica Digi 1-5 (a) Tabe pressão b a express represent ária, exce eração OR o. Na álg a poderem o verdade teremos x das são ig mente, o é sempre pressão ló rtante a s senta a o e não a o ura 1-5(c) stituto de ircuitos d das e cuja A Fig.1-5( das A e B ão cujo va = A + B. E a será ALT -5(c) ]. A ntradas fo tal Teoria e la-verdade duas entra ooleana pa ão, o sinal a a operaç to para o c produz 1 ebra boole os ter um ira quando = A + B + uais a 1: resultado igual a 1. gica x = A er lembrad peração O peração d represent Engenhei igitais, uma saída é i b) mostra são nívei lor é o res m outras p A (nível ló saída da p rem iguais Prática que define das; (c) sím ra a oper de + não ão OR. A aso em q + 1 = 1, e ana, 1 é o resultado combina C. Se co x = da operaç + B é lida o é que o R que foi e adição o a o símbol ros Eletrici porta OR gual à com o símbolo s lógicos d ultado da o alavras, a gico 1) se orta OR se a 0. a operação bolo padrã ação OR é x = A + B represent operação ue A e B s não 1 + 1 valor máx maior do mos três e nsiderarm 1 + 1 + 1 ão OR, qu como “x é sinal de + definida at rdinária. o lógico do stas e Ele é um circ binação d para uma e tensão, peração porta OR A ou B ou rá BAIXA Colégio OR; (b) sím o 91-1984 A dada por a a operaç OR é sem ão ambos = 2, como imo que p que 1. Ess ntradas ut os o caso = 1 ando mais igual a A , que apar ravés da t padrão d trônicos ou uito que p as entrad porta OR e a saída OR sobre funciona d ambas fo (nível lóg Técnico He bolo para u NSI/IEEE. : ão de adiç elhante à iguais a 1 seria no c ode ser o a afirmaç ilizando a em que to de uma e OR B”. O ece na exp abela-verd o sistema IEEE. ossui duas as através de duas e x é um nív as entrada e tal mod rem iguais ico 0) apen nrique He ma porta O ão ordiná adição . Neste ca aso de um btido, e as ão contínu operação das as trê ntrada é ig mais ressão, ade na Fi internacio ou mais da operaç ntradas. A el lógico d s A e B, is o que sua a 1[ (≥1) as se tod nnry 22  R de ria, so, a sim a OR. s ual g.1- nal ão s e to as Eletr   repre ou “x dest x escla A op sem men isto é Amb inve NOT sem níve sina pont Exis são com ônica Digi senta a o é igual ao as express A é opos rece esta Fig. ( eração NO pre utilizar cionar que : os os sím rsão. A F , que é ma pre uma ú l lógico da l de entrad os da form 11 – tem dois o amplamen binam as o tal Teoria e peração N inverso d ões é de to ao valor afirmação 1-9 (a) Tabe c) formas d T é tamb mos a bar um outro bolos são ig. 1-9(b) m is comum nica entrad entrada. A a. Ele inve a de onda Port utros tipos te utilizada perações Prática OT. Esta e A” ou “x uso comum lógico de para os d 1 0 p 0 1 p la-verdade e onda; (d) ém chama ra sobrepo símbolo p reconhecid ostra o s ente cham a, e o nív Fig. 1-9( rte (comp da entrad as N de portas s em circ básicas A expressão é igual ao , e todas A. A tabel ois casos orque NO e orque NO ; (b) símbol símbolo pad   da de inve sta para r ara repres A A os como ímbolo pa ado de IN el lógico d c) mostra lementa) o a. OR e lógicas, p uitos digita ND, OR e Colégio é lida com complem indicam q a-verdade possíveis, T 1 = 0 T 0 = 1 o para o INV rão 91-198 rsão ou c epresenta entar a inv indicadore ra a repres VERSOR e sua saíd como o IN sinal de e port ortas NOR is. Estas p NOT. Est Técnico He o “x é igu ento de A” ue o nível mostrada A = 0 e A   ERSOR (NO 4 ANSI/IEEE omplemen r inversão ersão é o s da opera entação d . Este circ a é sempr VERSOR ntrada em as N e portas ortas, na e fato faz c nrique He al a NOT A . Cada um lógico de na Fig. 1- = 1, isto é T); . to; Apesar , é importa apóstrofo ção de o circuito uito tem e oposto a age sobre todos os AND NAND, qu verdade, om que s nnry 25  ” a 9(a) : de nte (‘), o o e eja Eletr   relat bool 11-1 O sí 10(a círcu de in que um I os c 1-10 e a e saíd dada verd Fig. saíd exat para as co Enqu porta ALT urna ALT níve qual está racio para duas mos porta NOT 11-2 O sí 11(a círcu oper com das saíd ônica Digi ivamente s eanas apr Porta N mbolo para ). Este sím lo que pos versão. E uma porta NVERSOR ircuitos mo (a) e (b) s xpressão a de uma por A ade, que p 1-10(c), m a de uma amente o uma porta ndições d anto a sa OR vai p O sempre das entra O, a porta l BAIXO se quer uma em ALTO cínio pode portas NO entradas tra o símb NOR com ⊳ confo Porta N mbolo para ). Este sím lo em sua ação de in o uma por Fig. 1-11(a a de uma tal Teoria e imples de endidas an OR uma port bolo é igu sui em su ntão, pode OR segui , de modo strados na ão equival booleana porta NOR B. A ta ode ser v ostra que porta NOR inverso da OR, para e entrada ída de um ara o níve que qualq das está e NOR vai p mpre que das entrad . Este mes ser esten R com m . A Fig.1-9 olo lógico o padrão rme a set AND uma port bolo é igu saída. Um versão. E ta AND se ) e (b) são porta NAN Prática screver o teriormen a NOR de al ao símb a saída. E mos dizer da de que Fig. entes para a é bela- ista na a é saída todas . a l uer m ara as mo dido ais de (d) da ANSI/IEE a indica a a NAND d al ao símb a vez ma ntão, pode guida de u equivale D é x A seu funcio te. duas entr olo de um ste peque que urna E com as inversão n e duas en olo da po is, este pe mos dizer m INVER ntes e que B. Colégio namento u adas pode a porta O no círculo porta NOR indicaçõe a figura. tradas pod rta AND, e queno círc que uma SOR, e qu a express Técnico He tilizando a ser visto R, exceto represent opera do s da porta e ser visto xceto pelo ulo repres porta NAN e, portanto ão boolea nrique He s operaçõ na Fig. 1- pelo pequ a a operaç mesmo m OR ( 1) na Fig. 1 pequeno enta uma D funcion os circuit na para a nnry 26  es eno ão odo e - a os Eletr   A tab é ex poss as e BAIX mais Fig.1 note 12 Dois digita 12-1 Cons é A tab (o te Este em n ônica Digi ela-verda atamente íveis de e ntradas es O somen de duas e -9(d) mos a inversão Circuito circuitos l is são os Exclus idere o ci ela-verda rmo ) e circuito pr íveis opos tal Teoria e de vista na o inverso d ntrada. A s tão em AL te quando ntradas ta tra o símb indicado s Excl ógicos esp circuitos e ive OR rcuito lógic de aprese A = 1, B = oduz uma tos. Prática Fig. 1-11 a saída d aída de u TO, enqua todas as e mbém ap olo lógico na saída x usive-O eciais que xclusive-O o da Fig. x ntada mos 0 (o term saída em (c) mostra e uma por ma porta A nto a saíd ntradas e resentam da porta N da figura R e Exc frequente R e o exc 1-12(a). A AB A tra que x o ). Em ALTO sem Colégio que a sa ta AND pa ND vai pa a de uma stão em A essa mesm AND com . lusive mente ap lusive-NO expressão B = 1 para d outras pa pre que a Técnico He ída de uma ra todas a ra ALTO q porta NAN LTO. Porta a caracte o padrão -NOR arecem em R, de saída ois casos: lavras: s duas en nrique He porta NA s condiçõe uando to D vai par s NAND c rística. A ANSI/IEEE sistemas deste circ A = 0, B = tradas est nnry 27  ND s das a om , uito 1 ão Eletr   Um que resu 1. Te 2. Su mes 13-1 O Pr reali os co O pr lâmi ouro esta linha si (fo ônica Digi modo abre é simplesm mida como m apenas a saída e mo nível. 13 – Sobre o otoboard c zar a mon mponente otoboard a nas folhea , entre as belecendo s verticais rmando e tal Teoria e viado de i ente o in se segue duas ent stá em AL Expe P Protoboar onsiste de tagem e te s, permiti presenta das a quais os fi um conta e linhas h quipotenci Prática ndicar uma verso da o : radas e su TO somen riên orta d estrutura stes de ci ndo desta abaixo dos Fig.01 Inter os ou os c to elétrico orizontais ais), o que expressã ⊕ peração E a saída é te quando cias s Ló s plásticas rcuitos de forma a tr quadrado ligações do omponent bastante r , as quais significa Colégio o de saíd X-OR. A p x AB as duas e Prát gicas vazadas forma sim oca fácil e s de plást Protoboard es serão c azoável. O apresenta que eleme Técnico He a de um E orta EX-N A B ⊕ ntradas e icas . Esta plac ples, sem rápida de ico, uma s onectados bserve qu m contato ntos distin nrique He X-NOR é OR é stão no com a permite precisar s compone érie de du , e existem elétrico e tos nnry 30  oldar ntes. as ntre Eletr   cone cada Con Posi a) os b) o form c) É orga verm ama d) o firme segu ser n dem Caso para gera 13-2 A fig digita Data as p final a mo digita tamb trein avan ônica Digi ctados em contato. exões no cionament terminais aluno dev a a facilita aconselhá nização da elhos, ter relos, etc. fio deve se , sem deix ir. Isto evi em curtos ais, pois e uma entr distribuir ção da en Módulo ura Fig.01 l avançad pool, onde ráticas de idade princ ntagem e is e digita ém ampla amento de çados ram tal Teoria e "furos" d Protoboa o de comp dos comp e organiza r mediçõe vel usar c s conexõ ra (GND) s r descasc ar condut ta a ocorrê demais, p les podem ada seja u os sinais ( trada pode Digital mostra o o modelo será real eletrônica ipal é aux o teste de l-analógic aplicação pessoal, os da ele Prática iversos po rd onentes n onentes d r a coloca s e conexõ ódigos de es. Por ex empre us ado com t or fora do ncia de cu ois fica di se soltar sada em v como mos causar m Avançad módulo 8810 da izado toda digital. A iliar o proj circuitos o, tendo didática n nos mais trônica. derão apre o protobo evem esta ção dos co es; cores e ta emplo, +V a fios preto amanho s protoboar rtos-circu fícil fazer a facilmente ários pon trado a se au contato o (Data s eto, o Colégio sentar po ard: r retos e o mponente manhos n dc (5V) se s, entrada uficiente p d, como re itos aciden lterações (ver ilustr tos, deve- guir). Liga . pool 881 Fi Técnico He tenciais di rganizado s no proto os fios, pa mpre usa A sempre ara fazer u presentad tais. Os fi no circuito ação a seg se usar o p r vários fio 0) g.01 Módu nrique He stintos em s; board de ra facilitar fios usa fios m contato o na figura os não de , nem lon uir): rotoboard s no ponto lo 8810 nnry 31  a a vem gos de Eletr   13.2 Plac O M (Pro cara ônica Digi -1 Oper a de Mon ódulo Digi toboard), o cterísticas tal Teoria e ação do tagem (Pr tal 8810 po nde é pos do protob Prática Fig.02 Pain Módulo otoboard ssui em s sível, mon oard da se el do Mód Digital ) eu painel tar qualqu ção 13-1. Colégio ulo Digita (Fig.02) um er circuito Técnico He l a placa d . Com as nrique He e montag mesmas nnry 32  ens Eletr   c) M d) C NOT 13-4 a) M 1 x C b) M c) Co ônica Digi ontar o cir ompletar a A: O LED EXPERIÊ aterial Util I74LS08 ontar o cir mpletar a tal Teoria e cuito da fig tabela da Fig.05 Ta aceso ind NCIA 2 izado cuito da fig tabela da Prática ura 4. figura 05. ENTRADA A 0  0  1  1  bela Verdad ica 1, apag ura 6, liga Fig.06 Circu figura 7. S B 0  1  0  1  e da Funçã ado 0. ndo o pin ito AND de Colégio SAÍDAS L0 = A·B         o E de duas o 14 ao +5 4 Entradas Técnico He entradas V e o pino . nrique He 7 ao com nnry 35  um. Eletr   d) O No c de d L2 = Em t 13-5 É o t terem 10ns temp O sig folha tPLH (baix ônica Digi bservação ircuito tes uas entrad ABCD = ( ermos de DEMORA empo requ mudado . Esta dem eratura am nificado d s de dado - Demora o), para u tal Teoria e Fig.07 Ta : tado foi mo as. Usand ((AB) C) D blocos lóg DE PRO erido para . Um gate ora de pr biente, e e algumas s são: de propag m nível 1 Prática bela Verda ntado um o as prop ) icos terem Fig.08 - G PAGAÇÃO a saída d TTL típico opagação da carga simbolog ação quan (alto). de do GATE porta lógi riedades d os o most ate E de 4 (DELAY o gate mu possui um depende capacitiva ias referen do a saíd Colégio AND de 4 ca E de 4 a álgebra rado na fig entradas TIME) dar de es a demora da tensão de saída. tes a tem a está mu Técnico He entradas entradas u de Boole f ura 8. tado após de propa de alimen po e enco dando de u nrique He sando po oi feito: as entrad gação de tação, ntradas na m nível 0 nnry 36  rta E as s Eletr   tPHL (alto Amb entra Devi obse Na f pulso dem cons pino este ônica Digi - Demora ), para um os os parâ da. Os cir do a estes rvados a o igura 8, se (┴┴) com ora de pro tantement s 12 e 13 a s atrasos. tal Teoria e de propag nível 0 (b metros, tP cuitos das tempos e lho nu, si Fig.09 Ci A = 1, C = uma freq pagação d e em zero contecere Fig.10 Fo Fig.11 Ci Prática ação quan aixo). HL e tPLH, figuras 9 starem na m como o rcuito para 1 e os pi uência de o bloco ló , devido a m em mo rmas de on rcuito para do a saíd são medid e 11 ilustr ordem de uso de eq teste de de nos 2 e 12 1Hz e co gico, entã os instante mentos nã das corres teste de de Colégio a está mu as com re am a dem nano seg uipamento mora de pro estão liga m largura d o, a saída s de ocor o coincide pondentes mora de pro Técnico He dando de u speito ao ora de pro undos, não s de alta f pagação dos a um e pulso m (pino 11) f rência dos ntes. A fig à figura 9 pagação nrique He m nível 1 pulso de pagação. poderão requência gerador d enor que icaria pulsos no ura 10 ilus nnry 37  ser e a s tra Eletr   d) O Nota flutu prop 74) u entre sem ruído 13-8 a) M 1 x C b) M com c) Co ônica Digi bservação r que o cir ando) intro riedade do m pino de tanto, par conexão, s, que alt EXPERIÊ aterial Util I74LS32 ontar o cir um. mpletar a tal Teoria e : cuito é ind duz um n s circuitos entrada s a montage pois os me eram a op NCIA 5 izado cuito da fig tabela da Prática epende d ível lógico integrado em conex ns definiti smos pod eração do ura 18, lig Fig. 18 - Cir figura 19. e A, isto si 1 no circu s da série ão funcion vas, não s erão oper circuito. ando o pi cuito OU de Colégio gnifica que ito. Isto de TTL-74. " a como n e deve de ar como a no 14 ao + 4 entradas Técnico He o pino 12 monstra u Na tecnolo ível lógico ixar pinos ntenas rec 5V e o pin . nrique He (que está ma gia TTL (s 1". Na prá de entrad ebendo o 7 ao nnry 40  érie tica, as Eletr   d) O O cir usa prop Em t 13-9 O cir ônica Digi bservação cuito mon gates O U riedades d ermos de ANALISE cuito das tal Teoria e Fig.19 T : tado exec de duas e a álgebra L2 = blocos lóg DE DEM figuras 21 Prática abela Verda utou a funç ntradas. Is de Boole A + B + C icos tem-s Fig.20 - G ORA e 22 ilustr de do GAT ão de um to foi con que diz: + D = (((A e o mostra ate OU de 4 am a dem Colégio E OR de 4 e gate OU d seguido la + B) + C) do na figu entradas ora de pro Técnico He ntradas e 4 entrad nçando mã + D) ra 20. pagação. nrique He as, porém o de uma nnry 41  das Eletr   Na f pulso que apre difer ônica Digi igura 21, s negativo a demora sentada n entes, pro Fig. tal Teoria e Fig.2 e B = 0, C (┴┴) com de propag a figura 21 vocando p 22 - Circuito Prática 1 - Circuito = 0 e os p uma frequ ação, ter-s . Isto porq ulsos adic do Gate O do Gate OU inos 1 e 1 ência de e-á na sa ue o pulso ionais na s U de 4 entr Colégio com 4 ent 2 são liga 1Hz e com ída, pino 1 negativo aída. adas com d Técnico He radas dos a um g largura d 1, a forma de entrad emora redu nrique He erador de e pulso me de onda a sofre atr zida. nnry 42  nor asos Eletr   13-1 a) M 1 x C b) La c) M d) C ônica Digi 1 EXPERI aterial Util I 74LS00 y-out do C ontar o cir ompletar a tal Teoria e ÊNCIA 7 izado I 74LS00 cuito da fig F tabela da Prática Figura 30 - ura 31. ig.31 - Circu figura 32. Lay-out do ito com um Colégio CI 74LS00 Gate NÃO Técnico He -E nrique He nnry 45  Eletr   13-1 a) M 1 x C b) M o pin c) Co e) C f) Co ônica Digi 2 EXPERI aterial Util I 74LS00 ontar o cir o 7 ao co mpletar a Fig.34 ompletar a Fig.36 nclusão: tal Teoria e Figu ÊNCIA 8 izado cuito da fig mum. Fig.33 - tabela da - Tabela V tabela da - Tabela V Prática ra 32 - Tabe ura 33, nã Gate NÃO- figura 34. erdade do G figura 36. erdade do G la Verdade o se esqu E funciona ate NÃO-E ate NÃO-E Colégio do Gate NÃ ecendo d ndo como i funcionand funcionand Técnico He O-E e ligar o pi nversor o como inv o como inv nrique He no 14 ao 5 ersor ersor nnry 46  V e Eletr   O ga usad um g No p em n segu frequ para alto, 13-1 a) M 1 x C b) M c) Co d) C O cir mos ônica Digi te NÃO-E o apenas ate NÃO. rimeiro ca ível lógico ndo caso, ências o o circuito ao invés d 3 EXPERI aterial Util I74LS00 ontar o cir mpletar a onclusão: cuito mon tra a figura tal Teoria e quando te uma das e so a entra baixo e 2 será sem pino aberto . Neste cas e deixá-lo ÊNCIA 9 izado cuito da fig Fig.37 tabela da Fig.38- Ta tado na fig 39 Prática m as entr ntradas d da do circ unidades pre uma u poderá o o é melho aberto. ura 37. - Circuito d figura 38 bela Verda ura 37 po adas ligad eixando as uito equiva de carga, nidade de perar com r que o pi o Gate NÃO de do Gate de ser rep Colégio as no mes outras flu le a 1 unid quando e carga, po uma ante no seja co -E de 3 ent NÃO-E de 3 resentado Técnico He mo ponto, tuando fu ade de ca m nível lóg rém, para na, fornec nectado a radas entradas simbolica nrique He ou quand nciona com rga, quan ico alto. N altas endo ruído nível lógic mente com nnry 47  o é o do o s o o Eletr   b) M c) Co d) C Da ta sem de u 13-1 a) M 1 x C b) M c) Co d) M ônica Digi ontar o cir mpletar a Fig onclusão: bela da fi pre 0). Isto m nível 1 7 EXPERI aterial Util I74LS02 ontar o cir Fig mpletar a Fig.48- Ta ontar o cir tal Teoria e cuito da fig F tabela da .46 - Tabela gura 46, n é devido no gate, pr ÊNCIA 13 izado cuito da fig .47 - Circuit tabela da bela Verdad cuito da fig Prática ura 45. ig.45 - Circ figura 46. Verdade do ota-se que ao pino 3 oduzindo ura 47. o com Gate figura 48. e do Gate ura 49. uito com G Gate OU c o circuito estar flutu assim sem NÃO-OU fu NÃO-OU co Colégio ate NÃO-OU om uma en não exec ando, o qu pre uma s ncionando m uma entr Técnico He trada flutua uta função e equivale aída 0. como Inver ada ligada a nrique He ndo lógica (Lo a introdu sor o comum nnry 50  ção Eletr   e) C F f) Co Nos inve 13-1 a) M I x C b) M c) Co ônica Digi Fig ompletar a ig.50 - Tabe nclusão: dois circu rsor. 8 EXPERI aterial Util I74LS02 ontar o cir mpletar a tal Teoria e .49 - Circuit tabela da la Verdade itos aprese ÊNCIA 14 izado cuito da fig F tabela da Fig.52 - Ta Prática o com Gate figura 50. do Gate NÃ ntados o g ura 51. ig.51 - Gate figura 52. bela Verdad NÃO-OU fu O-OU com ate NÃO- NÃO-OU d e do Gate N Colégio ncionando as Entrada OU está f e 3 Entrada ÃO-OU de Técnico He como inver ligada ao m uncionand s 3 entradas nrique He sor esmo pont o como um nnry 51  o Eletr   13-1 a) M 1 x C b) M c) Co d) C O cir que proc 13-2 a) M ônica Digi 9 EXPERI aterial Util I 74LS02 ontar o cir mpletar a onclusão: cuito apre com o gat esso de se 0 EXPERI aterial Util tal Teoria e ÊNCIA 15 izado cuito da fig Fig.53 - tabela da Fig.54 sentado re e NÃO-OU consegu ÊNCIA 16 izado Prática ura 53 Gate E imp figura 54. - Tabela Ve presenta é possíve ir isto é atr A lementado c rdade do Ci a função E l montar q avés do T B A Colégio om Gates rcuito da fig , deste m ualquer e eorema de ∙ B Técnico He NÃO-OU ura 53 odo podem xpressão B De Morg nrique He os deduz ooleana. an: nnry 52  ir O Eletr   c) Co d) C A fun com Com aplic 13-2 a) M 1 x C b) M ônica Digi Fi mpletar a Fig.60 - Tab onclusão: ção OU-E o uso do t parando o ação do te 3 EXPERI aterial Util I 74LS02 ontar o cir tal Teoria e g.59 – Funç tabela da ela Verdad XCLUSIV eorema de A⊕ B s resultad orema. ÊNCIA 20 izado cuito da fig Prática ão OU-EXC figura 60. e da/unção O impleme De Morg AB A os das tab ura 61. LUSIVO mo OU-EXCLU ntando co an como s B AB elas Verd Colégio ntada com SIVO, mont m gates N e segue : AB A ades vemo Técnico He Gales NÃO ada com Ga ÃO-E é c B AB s a valida nrique He -E tes NÃO-E onseguida de da nnry 55  Eletr   c) Co F d) C A fun aplic com 13-2 a) M 1 x C b) La ônica Digi Fig mpletar a ig.62 - Tabe onclusão: ção OU-E ação do te parando a A⊕ 4 EXPERI aterial Util I74LS86 y-out do C tal Teoria e .61 - Funçã tabela da la Verdade XCLUSIV orema de s tabelas v B AB ÊNCIA 21 izado I 74LS86 Prática o OU-EXCL figura 62. da função O montad De Morga erdades. AB A⊕ B . USIVO mon OU-EXCLUS a com gat n, cujos re A B Colégio tada com G IVO, monta es NÃO-O sultados A B Técnico He ates NÃO-O da com Ga U, é conse podem ser nrique He U tes NÃO-O guida' co conferido nnry 56  U m a s Eletr   c) M d) C 14 Circu aind Tran origi influê Disp dispo com com ônica Digi ontar o cir ompletar a – C itos Integ a se encon sistor-Tra nal de disp ncia nas ositivos TT sitivos ma o circuitos corrente m tal Teoria e cuito da fig tabela da Fig.65 - onst rados de p travam di nsistor) pa ositivos, e característ L ainda s is comple de interfa ais alta. E Prática Fig.63 - L ura 64. Fig.64 - G figura 65. Tabela Ver ruçã Ló equena e sponíveis drão, que seus des icas de to ão utilizad xos em sis ce para dis mbora a f ay-out do C ate OU-EX dade do Ga o Elé gica média esc na tecnolo está dispo cendentes dos os dis os como ló temas dig positivos amília bip Colégio I 74LS86 CLUSIVO te OU-EXC trica s alas de in gia da sér nível há 3 na família positivos l gica auxil itais. Eles que neces olar TTL c Técnico He LUSIVO de P tegração ( ie TTL (Ló 0 anos. Es TTL, teve ógicos atu iar que co também s sitam de a omo um to nrique He orta SSI e MS gica ta série uma eno ais. necta os ão usado cionamen do esteja nnry 57  s !) rme s to em Eletr   A Fig situa entra pola atrav A ten tens para Com exist sufic oper saíd terra (B-E tens Q3, porta ônica Digi . 68 most ção pode das em B rizar D3 di és de R1 são direta ão não é s condução Q2 cortad e corrente iente para a como um a X está n ,VOH esta de Q3 e D ão diminui que por su nto a que tal Teoria e ra a situaç ser produz AIXO. Aqu retamente e D3, pelo Fig.6 sobre D3 uficiente p . o, não ex de coleto polarizar seguidor o seu emis rá em torn 1) devem rá com a c a vez rece da de tens Prática ão em que ida conec i, a entrad , de modo terminal B 8 Porta NAN manterá o ara polariz iste corren r em Q2, a Q3 e D1 d de emiss sor. Sem o de 3,4 a ser subtra arga, porq be corren ão sobre a saída d tando-se u a B está c que a cor para a te D TTL Esta ponto Ye ar diretam te de base tensão na e modo qu or, porque carga con 3,8V, pois ídas dos ue a carg te de base R2. Colégio o circuito ma entrad onectada rente fluirá rra. do de Saíd m aproxim ente D2 e para Q4, base de e Q3 con essencial ectada do duas que 5V aplicad a receberá através d Técnico He está em A a ou amb na terra. I do termin a Alto adamente a junção e ele cort Q3 será g duz. Na ve mente o te ponto X p das de dio os à base corrente e R2, aum nrique He LTO. Esta as as sto vai al de + 5 0,7V. Es B-E de Q2 a. Como n rande o rdade, Q3 rminal de ara a do de 0,7 de Q3. Es do emisso entando nnry 60  ta ão V ta r de Eletr   É im term entra terra 14-3 Um s temp • tPL de L • tPH de H A Fig tPLH entre tPHL De u depe prop lógic lógic cond ônica Digi portante n inal de en da B em . Tempo inal lógico os de atra H Tempo d OW para H L Tempo d IGH para ura 69 ilu é o atras os ponto é o atraso m modo g ndendo d agação sã os. Por ex o mais ráp ições de c tal Teoria e otar que e trada B pa BAIXO fun de prop sempre s sos de sã e atraso d IGH). e atraso d LOW) stra estes o na saída s que repr na saída eral, tPHL as condiçõ o usados emplo, um ido do qu arga. Prática xiste uma ra a terra. ciona com agação ofre um a o definidos o estado o estado atrasos de quando e esentam 5 quando el e tPLH não es de carg como uma circuito ló e um com corrente s Esta corre o um abso de Porta traso ao a como se 0 lógico pa 1 lógico pa propagaç le vai de A 0% nas tr a vai de B têm o me a capacit medida d gico com valores de Colégio ubstancia nte, IIL, é rvedor pa s Lógica travessar segue: ra 1 lógico ra 0 lógico ão para u LTO para ansições d AIXO para smo valor iva. Os va a velocida valores de 20ns, sob Técnico He l fluindo at tipicament ra esta co s um circuito (BAIXO p (ALTO p m INVERS BAIXO. E e entrada ALTO. , e ambos lores dos t de relativa 10ns é u determin nrique He ravés do e de 1,1m rrente par . Os dois ara ALTO ara BAIXO OR. Note le é medid e saída. O variarão empos de dos circu m circuito adas nnry 61  A. A a o ) ou ou que o itos Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 62    Fig.69 Atraso de Transições. 14-4 Fan-out e Interconexões de portas lógicas De um modo geral, uma saída de um circuito lógico necessita acionar várias entradas lógicas. O fan-out (também chamado de carregamento) é definido como o número máximo de entradas lógicas padronizadas que uma saída pode acionar confiavelmente. Por exemplo uma porta lógica que está especificada para ter um fan-out de 10 acionar 10 entradas lógicas padronizadas. Se este número for excedido, as tensões dos níveis lógicos da saída não podem ser garantidas. É importante compreender o que determina o fan-out ou a capacidade de acionamento da saída de um CI. A Fig. 70(a) mostra uma saída TTL padrão no estado BAIXO conectada para acionar diversas entradas TTL padrão. O transistor Q4 está conduzindo (ON) e está absorvendo uma quantidade de corrente IOL (Corrente de Saída Correspondente ao Nível Lógico Baixo) que é a soma das correntes IIL (Corrente de Entrada Correspondente ao Nível Lógico Baixo) de cada entrada. No seu estado ON, a resistência de coletor para emissor de Q4 é muito pequena, mas não é zero, e portanto a corrente IOL produzirá uma queda de tensão VOL (Tensão de Saída Correspondente ao Nível Lógico Baixo). Esta tensão não deve exceder o limite VOL(max) do CI. Isto limita o valor máximo de IOL e o número de cargas que podem ser acionadas. Para ilustrar, suponha que os CIs sejam da série 74 e que cada IIL é de 1,6 mA. Da Tabela 01(abaixo), vemos que a série 74 tem VOL(max) = 0,4V e VIL(max) = 0,8V (VIL - Tensão de Entrada Correspondente ao Nível Lógico Baixo). Vamos supor também que Q4 pode absorver até 16mA antes que a tensão de saída alcance VOL(max) = 0,4 V. Isto significa que ele pode absorver a corrente de até 16 mA/1,6mA = 10 cargas. Eletr   Para Fig.7 porta 0,5m uma entra A raz de c resis aterr cam porta emis conf ônica Digi ilustrar, c 1(c) tem 0 nto, uma A no esta porta OR da de 40µ ão para e ircuito da p tência R1 adas, esta inhos para s OR e N sores, ma orme mos tal Teoria e Fig.71 Três onsidere q ,5mA para carga de e do BAIXO ou uma N A no esta sta caract orta NAN . Mesmo q corrente lelos atrav OR, já que s têm tran tra na figu Prática modos de t ue cada e IIL e 20µA ntrada de . O mesmo OR, a entr do ALTO e erística po D TTL da ue as entr não se alte és dos dio elas não sistores de ra Fig. 72. Fig.72 - Circ ratar entrad ntrada da para IIH. 40µA no e seria vál ada B com 1 mA no de ser ent Fig. 68. A adas A e B raria; ela dos D2 e utilizam tr entrada s uito da por Colégio as lógicas porta NAN A entrada stado ALT ido para u um repre estado BA endida ve corrente II fossem l apenas se D3. A situ ansistores eparados ta NOR TTL Técnico He não-usadas D de três comum B O, mas d ma porta A sentaria um IXO. rificando-s L está limit igadas jun dividiria e ação é dife com múlti para cada . nrique He entradas represen e apenas ND. Se fo a carga d e o diagra ada pela tas e fluiria por rente par plos entrada, nnry 65  na tará, sse e ma a Eletr   14.4 Algu mos Q3, esta um c tem Para cone inter do d Qua resis resis 10 k tens do q BAIX 14.4 Disp junta C74 ônica Digi -2 Saída Fig.73 (a ns circuito trado na F D1 e R4. A do de saíd urto entre corrente d operação ctado com no do disp ispositivo ndo Q4 es tor de pull tor de pull Ω. Este va ão sobre e ue o mínim O limite a -3 Cone ositivos co s de modo LS01) tal Teoria e s Coleto ) Circuito T s TTL são ig.73(a), a saída é n a BAIXO Q coletor e e base e e adequada o mostrad ositivo TT Quando Q tá OFF, R -up a tens -up é usad lor é pequ le devido o para TT corrente a xão Wire m saídas seguro. A Prática r Aberto TL coletor a projetado estrutura o coletor d 4 está O emissor); n stá essen , um resis o na Fig. L ele é um 4 está ON P faz a ten ão de saíd o. O valor eno o bas a corrente L. Ele é g través de d-AND em coleto Fig.74 m berto; (b) c s com saíd coletor ab e Q4, que N (tem cor o estado cialmente tor de pul 73(b). Este resistor q , ele deixa são de sa a seria ind deste res tante para de carga, rande o su Q4 para u r aberto po ostra três Colégio om resisto as coleto erto elimin está abe rente de b ALTO de s aberto ent l-up extern resistor n ue você d a tensão ída ir para eterminad istor é usu que no es não abaix ficiente pa m valor a dem ter s portas NA Técnico He r de pull-up r aberto. C a o transis rto (desco ase e é es aída, Q4 re coletor o RP deve ão é parte eve conec de saída e ALTO. No a (flutuan almente e tado ALTO ará a tens ra que no baixo de IO uas saídas ND com c nrique He externo. onforme tor de pul nectado). sencialme está OFF e emissor ser do circuit tar na saíd m BAIXO te que se do). Por is scolhido c a queda ão de saíd estado L(max). conectad oletor abe nnry 66  l-up No nte (não ). o a . m o so o omo de a as rto Eletr   cujas porq mes uma nenh Esta mas chav trans Por veloc O de coloc perm cons circu digita entre os b Esta famí os m ônica Digi Fig.7 saídas s ue é equiv ma que se AND. Isto uma porta configura os dispos eamento istor de p isso, os cir idade é p senvolvim ação num itir um de equentem itos integr is mais u si a parti locos para s séries de lias digitai esmos nív tal Teoria e 4 Operação ão ligadas alente à o ria obtida é mostrad AND de v ção wired- itivos com bem meno ull-up (Q3) cuitos com rimordial. 15 – ento da te único inv senvolvim ente do pr ados que sadas e de r das quais montar se circuitos s que cons eis lógico Prática wired-AND juntas. Es peração ló se as saíd o pelo sím erdade. AND elimi coletor ab r do que a para carr coletor a Fam cnologia d ólucro de ento muito ojeto de s continham tal mane os projet us sistem integrados istem em s e tensõe utilizando ta conexã gica AND as das trê bolo de p na a nece erto apres queles co egar a cap berto não ílias os circuito diversos c rápido da istemas di numa úni ira projeta istas tivera as digitais formaram um grupo s de alime Colégio portas com o é denom . A expres s portas tiv orta AND ssidade de entam um m saída to acitância devem se Lóg s integrad omponent eletrônica gitais. Foi ca pastilha das que to m facilida . então as de dispos ntação, po Técnico He coletor ab inada wire são lógica essem sid pontilhado uma port a velocida tem-pole, de carga r r usados o icas os, possib es já interl digital e criada um as funçõe das eram de em enc famílias ló itivos com r isso voc nrique He erto. d-AND da saída o ligadas . Não exis a AND rea de de que têm u apidament nde a ilitando a igados, ve a série de s lógicas compatíve ontrar tod gicas ou patíveis co ê pode nnry 67  é a em te l, m e. io is os m Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 70    Neste caso, só quando ambos os diodos de entrada D1 e D2 estão cortados, é que o transistor tem a junção base-emissor polarizado diretamente e impõe o nível lógico baixo na saída. Caso qualquer dos dois diodos D1 e D2 esteja em condução, a tensão no nó X não é suficiente para polarizar o transistor - que fica cortado e portanto IC = 0 pelo que a tensão de saída é igual a VCC e o nível lógico na saída é alto. Basta portanto que uma das tensões de entrada seja baixo para que a corrente do nível lógico de saída seja alto. 15-3 Transistor-Transistor Logic (TTL) TTL significa Transistor-Transistor – Logic (Lógica Transistor-Transistor). Atensão de alimentação se restringe a 5V contínuos, tendo, porém, uma faixa de tensão correspondente aos níveis lógicos 0 e 1. A família TTL foi originalmente desenvolvida pela TEXAS Instruments, mas hoje, muitos fabricantes de semicondutores produzem seus componentes. Esta família é principalmente reconhecida pelo fato de Ter duas séries que começam pelos números 54 para os componentes de uso militar e 74 para os componentes de uso comercial. Os Cis da série TTL 74-padrão oferecem uma combinação de velocidade e potências consumidas adequadas a um grande número de aplicações. Entre os Cis desta série, podemos encontrar uma ampla variedade de portas lógicas, flip-flops, construídos segundo a tecnologia SSI, além de registradores de deslocamento, contadores, decodificadores, memórias e circuitos aritméticos, construídos com a tecnologia MSI. Especificações do fabricante: Para ilustrar as características da série-padrão TTL, vamos utilizar o CI 7400, um NAND quádruplo. Várias outras séries TTL foram desenvolvidas depois do aparecimento da série 74-padrão. Estas outras séries fornecem uma ampla variedade de escolha dos parâmetros de velocidade e potência consumida. Dentre essas séries destacam-se: - TTL 74L de Baixa Potência: adequada para o uso em aplicações nas quais a dissipação de potência é um problema mais crítico do que a velocidade de operação. Exemplo de aplicação: Circuitos que operam a baixas freqüências, alimentados por baterias, como as calculadoras eletrônicas. Esta série tornou- se obsoleta com o desenvolvimento das séries 74LS, 74ALS e CMOS, que oferecem chips com baixo consumo de potência, operando a velocidades bem mais altas que as dos dispositivos 74L. Por isso a série 74L não é recomendada para ser usada no projeto de novos circuitos; - TTL 74H de Alta Velocidade: apresenta um aumento da velocidade em relação a série 74L, porém esse aumento é conseguido à custa do aumento da potência consumida pelos dispositivos da série. A série 74H também ficou obsoleta com o desenvolvimento da série TTL Schottky; Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 71    - TTL 74S Schottky: reduz o retardo de armazenamento, com o uso do diodo Schottky. Opera com o dobro da velocidade da 74H, consumindo mais ou menos a mesma potência; - TTL 74LS Schottky de Baixa Potência (LS-TTL): A mais usada, é uma versão da 74S, que apresenta CIs com consumo de potência mais baixo e com velocidade também mais baixa. Tais características colocaram a série 74LS como a “principal” série de toda a família TTL, sendo atualmente usada em todos os novos projetos em que a velocidade é um fator preponderante. Esta posição de liderança tende a ser perdida pouco a pouco pela nova série 74ALS; - TTL 74AS Schottky Avançada (AS-TTL): é a série TTL mais rápida, e com o produto velocidade potência significativamente mais baixo que o da série 74S. A série 74AS tem outras vantagens sobre as demais, incluindo a necessidade de correntes de entrada extremamente baixas, o que resulta em fan-outs maiores que os da série 74S. Em função de tais vantagens, a série 74AS está aos poucos tomando o lugar antes ocupado por dispositivos da série 74S, em todas as aplicações nas quais são necessários componentes de alta velocidade de operação. Como o custo dos dispositivos 74AS continua a cair, e como muito mais funções lógicas estão disponíveis nesta série, não há a menor dúvida de que a série 74S torna-se-á obsoleta num curto prazo de tempo. - TTL Schottky Avançada de Baixa Potência (74ALS-TTL): oferece uma sensível melhora em relação à 74LS no que diz respeito à velocidade de operação e à potência consumida. Esta série tem o mais baixo produto velocidade-potência de todas as séries TTL, e está muito próxima de ter a mais baixa dissipação de potência por porta lógica. Pelo exposto, poderemos ter, a médio prazo, os dispositivos da série 74ALS substituindo os da série 74LS como os mais utilizados da família TTL. 15-4 Família MOS A tecnologia MOS (Metal Oxide Semiconductor) tem seu nome extraído do fato de sua estrutura básica ser formada por um eletrodo de metal conectado a uma camada de óxido isolante que, por sua vez, é depositada sobre um substrato de silício. Os transistores construídos na técnica MOS são transistores por efeito de campo (field-effect transistor) chamados por conseguinte de MOSFETs. As principais vantagens do MOSFET residem nos fatos de ser relativamente simples, de ter um custo de fabricação bem baixo, ser pequeno e consumir muito pouca potência. Além disso, o MOS ocupa muito menos espaço no chip do que os transistores bipolares (aproximadamente, 50 vezes menos espaço). Um outro aspecto muito importante sobre a tecnologia MOS é o fato de seus CIS não usarem resistores na sua construção. Os resistores tomam parte da área de chip ocupada pelos CIs bipolares. A alta densidade de integração dos CIs MOS permite a construção de sistemas de alta Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 72    confiabilidade, em virtude da redução no número de conexões externas necessárias à implementação de determinada função lógica. A principal desvantagem da técnica MOS é a velocidade de operação relativamente baixa de seus componentes, se comparada com as apresentadas por componentes das famílias bipolares. As famílias MOS são mais lentas na operação, requerem muito menos potência, têm uma margem de ruído melhor, uma faixa de tensão maior, e um fan-out também maior (o fan- out da família CMOS é completamente ilimitado, sendo restrito apenas por atrasos e considerações sobre o tempo de subida). Além disso, requer menos espaço. Obs.: A lógica MOS é especialmente susceptível a danos causados pela eletricidade estática, enquanto que as famílias bipolares não são tão afetadas. A descarga eletrostática é responsável pela perda de milhões de dólares, devido a danos causados por ela em equipamentos eletrônicos. Alguns procedimentos são adotados para evitar esse problema, por exemplo, deve-se conectar à terra o chassi de todos os instrumentos de testes, o operador deve se conectar à terra através de uma pulseira especial, não deixar desconectada nenhuma entrada de qualquer CI que não esteja sendo utilizado, etc. Lógica CMOS CMOS significa Complementary Metal Oxide Semiconductor (Semicondutor de Óxido-Metal Complementar), usa tanto FETs canal-N quanto canal-P no mesmo circuito, de forma a aproveitar as vantagens de ambas as famílias lógicas. As características principais desta família são: · reduzido consumo de corrente (baixa potência); · alta imunidade a ruídos; · uma faixa de alimentação que se estende de 3V a 15V ou 18V dependendo do modelo · processo de fabricação do CMOS mais simples que do TTL, possuindo também uma densidade de integração maior, porém são mais lentos do que os TTL, apesar da nova série CMOS de alta velocidade competir em pé de igualdade com as séries TTL 74 e 74LS. A família CMOS possui, também, uma determinada faixa de tensão para representar os níveis lógicos de entrada e de saída, porém estes valores dependem da tensão de alimentação e da temperatura ambiente. A Fig.78, ilustra o exemplo de um circuito implementado utilizando a tecnologia CMOS (NOT CMOS básico). Eletr   Os s apro níve (gera carre com VOUT ônica Digi eguidores ximadame is lógicos c lmente 7Ω gamento plementar 1, que é ig F tal Teoria e de emisso nte 0,8V d orretos E ), que pro para capa es: ual a ig.80 Circui Prática r realizam e VC1 e V CL; e (2) tê porciona citâncias d , e VOUT2 Fig.79 C to ECL com duas fun C2 para de m uma im um grande e carga. E que é igua ircuito ECL a adição d Colégio ções: (1) s slocar os pedância fan-out e ste circuit l a VIN. básico e seguidore Técnico He ubtraem níveis de s de saída m um rápido o produz d s de emisso nrique He aída para uito baix uas saída r nnry 75  os a s Eletr   16 Vimo ajud mate inves pode de te que lógic O te resu tem qual Isto oper mult sabe mult Sabe uma qual inde da o O te fizer com ordin O te verif valo entã 1. Po O te racio entã O te esse ônica Digi – Á s em port ar a analis maticame tigando s m nos aju oremas é pode ser i o que dem orema (1) ltado de u como entr quer x e 0 é fácil de l ação AND iplicação o mos que o iplicar qua mos tamb porta AND quer uma pendentem utra entrad orema (2) mos mais paração d ária com orema (3) icando o re r possível o 0·0 = 0; rtanto, orema (4) cinar que o, uma op orema (5) valor, sej tal Teoria e lgeb as lógicas ar um circ nte. Conti eus vários dar a simp mostrado gual a 0 ou onstra su mostra qu ma operaç adas uma deve ser i embrar po é como a rdinária, o resultado lquer coisa ém que a será 0 se das entrad ente do n a. é também uma vez a a multiplica a operação pode ser sultado p de entrada se x = 1, e x · x = x pode ser em qualqu eração AN é direto, u a na adiçã Prática ra Bo como a á uito lógico nuaremos teoremas lificar exp na Fig.81 1. Cada a validade e o ão AND q variável gual a 0. rque a nde de por 0 é 0 saída de mpre que as for 0, ível lógico óbvio, se ção AND. provado ara cada . Se x =0, ntão 1 · 1 . provado d er instant D de x co ma vez qu o ordinária olea lgebra boo e express nosso est (regras), c ressões e . Em cada teorema e . ue . = o mesmo e ou x ou m seu inve e 0 adicio ou na op Colégio na e leana pod ar sua ope udo da álg hamados circuitos l um deles, stá acomp modo. Ent seu invers rso será s nado a qu eração OR Técnico He Teo e ser usad ração ebra boole teorema b ógicos. O x é uma v anhado po retanto, po o deve s empre igu alquer val . nrique He rema a para no ana ooleano q primeiro g ariável lóg r um circu demos er igual a al a 0. or não alte nnry 76  s s ue rupo ica ito 0 e, ra Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 77    O teorema (6) afirma que o resultado de uma operação OR que possui como entradas uma variável qualquer x e 1 será sempre igual a 1. Podemos fazer a verificação deste teorema para os dois valores possíveis de x: 0 + 1 = 1 e 1 + 1 = 1. De modo equivalente, podemos lembrar que a saída de uma porta OR de duas entradas será igual a 1 quando qualquer uma das entradas for igual a 1, não importando o valor da outra entrada. O teorema (7) pode ser verificado para ambos os valores de x: 0 + 0 = 0 e 1 + 1 = 1. O teorema (8) pode ser provado de modo similar, ou podemos raciocinar que em qualquer instante x ou seu inverso estará em nível lógico 1, então sempre teremos a operação OR de 0 e 1, cujo resultado será sempre 1. Antes de introduzirmos mais teoremas, devemos enfatizar que quando os teoremas de (1) a (8) são aplicados, a variável x pode, na verdade, representar uma expressão que contenha mais de uma variável. Por exemplo, se tivermos a expressão , podemos aplicar o teorema (4) se fizermos . Então podemos dizer que 0. Este mesmo raciocínio pode ser aplicado para o uso de qualquer um destes teoremas. Os teoremas apresentados a seguir envolvem o uso de mais de uma variável: (9) (10) ∙ ∙ (11) (12) (13) (14) (15) Os teoremas (9) e (10) são conhecidos como leis da comutatividade. Estas leis determinam que a ordem na qual realizamos as operações AND e OR não é importante. O resultado é o mesmo. Os teoremas (11) e (12) são conhecidos como leis da associatividade; elas afirmam que podemos agrupar as variáveis de expressões do tipo AND ou OR do modo que desejarmos. O teorema (13) é a lei da distributividade, que afirma que uma expressão pode ser expandida multiplicando-se termo a termo, do mesmo modo que é feito na Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 80    (16) x y x ∙ y (17) x ∙ y x y O teorema (16) diz que quando uma soma OR está invertida, esta é igual ao produto AND das variáveis invertidas. O teorema (17) diz que quando um produto AND de duas variáveis está invertido, este é igual a uma soma OR das variáveis invertidas. Cada um dos teoremas de DeMorgan pode ser prontamente demonstrado verificando-o para todas as combinações possíveis de valores para x e y. Apesar de esses teoremas terem sido enunciados em termos de variáveis simples x e y, eles são igualmente válidos para situações nas quais x e/ou y são expressões que contenham mais de uma variável. Por exemplo, a aplicação destes teoremas na expressão AB C pode ser vista a seguir: AB C AB ∙ C Note que aqui tratamos AB como x e C como y. O resultado pode depois ser simplificado já que temos um produto AB que é invertido. Usando o teorema (17), a expressão se torna AB ∙ C A B ∙ C Observe que podemos substituir B por B, e então finalmente temos: A B ∙ C A C BC Este resultado final possui sinais de inversão apenas em variáveis simples. EXEMPLO 1 Simplifique a expressão A C ∙ B D para uma outra que contenha apenas variáveis simples invertidas. Solução: Utilizando o teorema (17), podemos reescrever a expressão anterior como Podemos pensar nesse procedimento como partir o sinal de inversão ao meio trocar sinais AND (·) por sinais OR (+). Agora o termo pode ser Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 81    simplificado aplicando-se o teorema (16). Do mesmo modo, pode ser simplificado como se segue: z A ∙ C B ∙ D Nesta simplificação, partimos o sinal de inversão ao meio e trocamos os sinais ( ) por (·). A seguir, cancelamos as inversões duplas e temos finalmente z AC BD O Exemplo 1 acima mostra que, quando se utilizam os teoremas de DeMorgan para simplificar uma expressão, o que fazemos é partir o sinal de inversão em qualquer ponto na expressão e então mudar o sinal do operador que estiver neste ponto( é trocado por · e vice-versa). Este procedimento pode ser continuado até que a expressão seja reduzida a uma outra na qual apenas variáveis simples encontram-se invertidas. 17 – Simplificando e Manipulando Circuitos Lógicos Combinacionais 17-1 Forma de Soma de Produto Os métodos de simplificação e projeto de circuitos lógicos que estudaremos exigem que a expressão esteja na forma de soma de produto. Alguns exemplos de expressões deste tipo podem ser vistos a seguir: 1. ABC ABC 2. AB ABC C D D 3. AB CD EF GK HF Cada uma destas expressões do tipo soma-de-produtos consiste em dois ou mais termos AND (produtos) que por sua vez são conectados a uma porta OR. Cada termo AND consiste em uma ou mais variáveis que aparecem individualmente na sua forma complementada ou não. Por exemplo, na expressão ABC ABC, o produto AND contém as variáveis A, B e C na sua forma não complementada (não-invertida). O segundo produto contém A e C na sua forma complementada (invertida). Observe que em uma expressão do tipo soma-de-produtos, um sinal de inversão não pode cobrir mais do que uma variável em um termo (por exemplo, não poderíamos ter ABC ou RST). Eletr   17-2 Uma de c em d entra sua do ti 1 2 3 Os m expr form têm 17-3 Uma redu term pode origi Para circu óbvio núm origi núm circu Fig ônica Digi Produt outra form ircuitos lóg ois ou ma das de um forma com po produto . A B . A B . A C étodos de essões do a produto- uma estru Simplif vez obtid zi-la a um os ou vari ser usad nal, mas q exemplifi ito da Fig. que um c ero de por nal. Além ero de liga ito. .82 Geralm (a), e tal Teoria e o-de-So a geral p icos. Ela é is termos a porta A plementad -de-soma C A C D F B D simplifica tipo soma de-somas tura partic icação d a à expres a forma m áveis em u a para imp ue contém car, o circu 82(b). Um ircuito ma tas e porta disso, a co ções, dim ente é poss produzir um Prática mas ara expres chamada OR (soma ND. Cada a ou não. s: C B C A ção e proj -de-produ . Ela, entre ular. e Circui são de um ais simples m ou mais lementar u um meno ito da Fig a vez que is simples nto será m nfiabilidad inuindo as ível simplif a impleme sões lógic de forma s) que por termo OR A seguir p D E eto que se tos, e, por tanto, apa tos Lóg circuito ló , que con termos d m circuito r número .82(a) pod os circuito é mais de enor e m e será me sim uma d icar um circ ntação mai Colégio as às vez de produ sua vez s contém u odemos v rão usado tanto não recerá em icos gico, pod tenha um a express que é eq de portas e ser simp s impleme sejável po ais barato lhorada p as causas uito lógico s eficiente, Técnico He es é utiliza to-de-som ão conect ma ou ma er alguma s são bas utilizaremo alguns c emos ser c menor núm ão. Esta n uivalente a e conexõe lificado pa ntam a m rque cont do que o orque exis potenciai , como o qu mostrada e nrique He da no proj as, e con ados às is variávei s express eados em s muito a ircuitos qu apazes d ero de ova expre o circuito s. ra produz esma lógic ém um me circuito te um men s de falha e aparece e m (b). nnry 82  eto siste s na ões e e ssão ir o a, é nor or s no m Eletr   esta Fig.8 F A ∙ B forem valo Uma exem o cir pala pode apro são para cond depe variá F Vam tabe = 0, term ônica Digi operação 4(b). Nela ig.84 Circu . Obviam 1, isto é res de A e abordage plo, se x cuito resul vras, para mos gera priadas, p mostrados uma certa ições. De ndendo d vel é 0 pa ig.85 Uma uma os agora c la-verdade B = 1 e A o AND A tal Teoria e . Deveria e , uma por ito que prod ente, x ser , A 1 (o B, a saída m similar tivesse qu tante deve qualquer r uma saíd ara gerar o na Fig.85 condição ve-se nota os valores ra a condi porta AND, saída em 1 onsiderar indicando = 1, B = 0. ∙ B gera 1 Prática star claro ta AND é u uz nível 1 n á 1 somen que signif x deve se pode ser u e estar em ria ser um uma das q a alta x ut produto A . Cada po de entrad r que as e que as va ção dada, com entrad para um co o caso mo que a sa Como isto somente p que uma s sada com a saída so te se amb ica A = 0) r 0. sada para alto some a porta AN uatro poss ilizando um ND reque rta AND ge a, e a saíd ntradas da riáveis têm ela é inve as apropria njunto espe strado na ída x deve pode ser ara a con Colégio olução po entradas mente para as as entr e B = 1. P outras co nte para D com en íveis cond a porta A rido. Os q ra uma sa a é 0 para AND são para a c rtida antes das, pode s cífico de n Fig.86(a) ser 1 para implemen dição A = Técnico He ssível é a A e B, de a condição adas da p ara todos o ndições de a condição tradas A e ições de e ND, com e uatro caso ída que é todas as invertidas ondição da de entrar er usada p íveis de ent , onde tem dois caso tado? Sab 0 e B = 1 e nrique He presentad modo que A = 0, B = 1 orta AND s outros entrada. A = 1, B B. Em ou ntrada ntradas s distintos 1 soment outras ou não, da. Se a na porta A ara produzi rada. os uma s distinto emos que o termo A nnry 85  a na x = . Por = 0, tras e ND. r s: A o ND Eletr   A ∙ B uma com F mos AB Nest saíd prod proc Cons exist está apar para ônica Digi 1, ger ou outra c OR para p ig.86 Cada trada na F . e exemplo a deve ser uzir a saíd edimento idere a ta em três ca indicado. ece comp é obtida u tal Teoria e a 1 para a ondição, d roduzirem conjunto d implem ig.86(b), o , um term 1. As saíd a x, que s pode ser e bela-verda sos onde Novament lementada nindo com Prática condição eve ficar a saída d e condições entado por nde a exp o AND é g as das po erá 1 quan stendido p de para u a saída x e, observe no termo OR os tr x AB A = 1, B = claro que esejada x de entrada uma porta ressão res erado par rtas AND do um do ara exem m circuito deve ser 1 que para AND. A ex ês termos C ABC Colégio 0. Como x estes term Esta impl que produ AND em se ultante pa a cada cas são então s termos A plos com m de três en . O termo cada caso pressão d AND. ABC Técnico He deve ser os devem ementação z uma saída parado. ra a saída o na tabe unidas co ND for 1. ais de du tradas (Ta AND para onde a v e soma-de nrique He ALTO par ser unidos é em ALTO é x AB la onde a m OR par Este mesm as entrad bela 3). N cada cas ariável é 0 -produtos nnry 86  a é a o as. ela o ela Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 87    18 – Mapa de Karnaugh O mapa de Karnaugh é um método gráfico usado para simplificar uma equação lógica ou para converter uma tabela-verdade no seu circuito lógico correspondente, de um modo simples e ordenado. Embora um mapa de Karnaugh (daqui para a frente abreviado como mapa K) possa ser usado em problemas que envolvem qualquer número de variáveis de entrada, sua utilidade prática está limitada a seis variáveis. A apresentação que se segue está restrita a problemas com até quatro entradas, pois mesmo os problemas com cinco ou seis entradas são demasiadamente complicados, sendo mais bem resolvidos por um programa de computador. 18-1 Formato do Mapa de Karnaugh O mapa K, como uma tabela-verdade, é um meio de mostrar a relação entre as entradas lógicas e a saída desejada. A Fig.87 apresenta três exemplos de mapas K, para duas, para três e para quatro variáveis, em conjunto com as tabelas-verdade correspondentes. Estes exemplos ilustram os seguintes pontos importantes: 1. A tabela-verdade fornece o valor da saída X para cada combinação de valores da entrada. O mapa K fornece a mesma informação num formato diferente. Cada linha na tabela-verdade corresponde a um quadrado no mapa K. Por exemplo, na Fig.87(a), a condição A = 0, B = 0, na tabela-verdade, corresponde ao quadrado A B no mapa K. Como a tabela-verdade mostra X = 1 para este caso, 1 é colocado no quadrado A B no mapa K. Do mesmo modo, a condição A = 1, B = 1 na tabela- verdade corresponde ao quadrado AB no mapa K. Como X = 1 para este caso, 1 é colocado no quadrado AB. Todos os outros quadrados são preenchidos com 0s. Esta mesma ideia é usada nos mapas de três e quatro variáveis mostrados na figura. 2. Os quadrados do mapa K são identificados de modo que quadrados adjacentes horizontalmente diferem apenas em uma variável. Por exemplo, o quadrado do canto superior esquerdo no mapa de quatro variáveis é A B C D, enquanto o quadrado imediatamente à sua direita é A B C D (apenas a variável D é diferente). Do mesmo modo, quadrados adjacentes verticalmente diferem apenas em uma variável. Por exemplo, o quadrado do canto superior esquerdo no mapa de quatro variáveis é A B C D, enquanto o quadrado diretamente abaixo dele é B C D (apenas a variável B é diferente). Note que cada quadrado na linha superior é considerado adjacente ao quadrado correspondente na linha inferior. Por exemplo, o quadrado A B C D na linha superior é adjacente ao quadrado A B C D na linha inferior, pois diferem apenas na variável A. Você pode imaginar que a Eletrônica Digital Teoria e Prática Colégio Técnico Henrique Hennry 90    Um outro exemplo está ilustrado na Fig.88(c). Num mapa K a linha superior e a linha inferior são consideradas adjacentes. Assim, os dois 1s neste mapa podem ser agrupados para produzir como resultado A B C AB C B C. A Fig.88(d) mostra um mapa K que tem dois pares de 1s que podem ser agrupados. Os dois 1s na linha superior são horizontalmente adjacentes. Os dois 1s na linha inferior também são adjacentes, já que, em um mapa K, a coluna de quadrados mais à esquerda é considerada adjacente com a coluna mais à direita. Quando o par de 1s superior é agrupado, a variável D é eliminada (pois ela aparece tanto como D quanto como ) para gerar o termo . Agrupar o par inferior elimina a variável C para gerar o termo . Estes dois termos são unidos por um OR, obtendo-se o resultado final para X. Resumindo: Agrupar um par de 1s adjacentes num mapa K elimina a variável que aparece nas formas complementada e não-complementada. 18.2-2 Agrupando Quatro Termos (Quartetos) Um mapa K pode conter um grupo de quatro 1s adjacentes entre si. Este grupo é denominado quarteto. A Fig.89 mostra vários exemplos de quartetos. Na parte (a) os quatro 1s são verticalmente adjacentes, e na parte (b) eles são adjacentes na horizontal. O mapa K na Fig.89(c) contém quatro 1s formando um quadrado, e eles são considerados adjacentes entre si. Os quatro 1s na Fig.89(d) também são adjacentes, assim como os da Fig.89(e) porque, conforme apresentado anteriormente, as linhas superior e inferior são consideradas adjacentes entre si, do mesmo modo que as colunas mais à esquerda e mais à direita. Quando um quarteto é agrupado, o termo resultante contém apenas as variáveis que não mudam de forma para todos os quadrados do quarteto. Por exemplo, na Fig. 4- 13(a), os quatro quadrados que contêm 1 são A BC, ABC, ABC e ABC. Um exame destes termos revela que apenas a variável C permanece inalterada (tanto A como B aparecem nas formas não- complementada e complementada). Assim, a expressão resultante para A é simplesmente X = C. Isto pode ser provado como se segue: X A BC ABC ABC ABC X AC B B AC B X AC AC C A A C Eletr   Com cont que simp Isto deve indic Agru form 18.2 Um g exem num porq dos está apar este na F ônica Digi F o outro ex êm 1s são somente a lificada pa pode ser p analisar c adas para par um q as compl -3 Agrupa rupo de o plos de o mapa de ue apenas oito quadr na mesma ecem nas mapa, X = ig.90. tal Teoria e ig.89 Exemp emplo, co : ABC D, A s variávei ra A é X rovado da ada um d A. Resum uarteto d ementada ndo Oito ito 1s que ctetos são quatro var uma variá ados agru forma pa formas co B. O leito Prática los de agru nsidere a B C D, AB s A e pe AD. mesma m os casos n indo: e 1s elimi e não-co Termos (O são adjac mostrado iáveis, três vel perma pados na F ra todos o mplement r pode ve pamentos Fig.89(d), CD e ABCD rmanecem aneira qu a Fig.89 p na as dua mplemen ctetos) entes entr s na Fig.9 das quat nece inalt ig.90(a) m s oito qua ada e não rificar os re Colégio de quatro 1 onde os q . Um exam inalterad e foi feito ara verific s variáve tada. e si é cha 0. Quando ro variávei erada. Po ostra que drados; as -complem sultados Técnico He s (quartetos uatro quad e destes as, portan anteriorme ar as expr is que apa mado de o um octeto s são elim r exemplo somente outras va entada. Po para os ou nrique He ). rados que termos ind to a expre nte. O leit essões recem na cteto. Mui é agrupa inadas, , um exam a variável riáveis rtanto, pa tros exem nnry 91  ica ssão or s tos do e B ra plos Eletr   Resu Agru form 18-3 Vimo usad para Qua com Variá na e Deve exat e um ônica Digi mindo: par um o as compl Proces s que o a o para ob grupos de ndo uma v plementad veis que xpressão f ficar clar o, um grup grupo de tal Teoria e Fig.90 Exe cteto de 1 ementada so Com grupamen termos um qualquer ariável ap a dentro d não muda inal. o que um o de dois oito elimin Prática mplos de ag s elimina e não-co pleto de to de pare a express tamanho: arece nas e um grup m para tod grupo maio elimina um a três. Es rupamento as três v mplemen Simplifi s, quarteto ão simplifi formas co o, esta va os os qua r de 1s e a variáve te princípi Colégio s de oito 1s ariáveis q tada. cação s e octeto cada. Pod mplement riável é eli drados do limina mai l, um grup o, agora, s Técnico He (octetos). ue aparec s num ma emos resu ada e não minada da grupo dev s variáveis o de quatr erá utiliza nrique He em nas pa K pode mir a regr - expressã em apare . Para ser o elimina d do para ob nnry 92  ser a o. cer uas ter Eletr   tend da d trans satu Por trans apro A sa na F Por o arma Entr Para entra (0V) esqu ônica Digi e a +5 V. E ireita para istor esqu rado. Q é um argum istor da d ximadame ída Q pod ig. 4-1a, o utro lado zenará um adas de C controlar das most ou altas (+ erda a sa tal Teoria e sta alta te manter su erdo corta de aproxim ento seme ireita estar nte 5 V pa e ser baixa circuito ar , quando tr binário 1 ontrole o bit arma radas na F 5 V). Um turar. Logo Prática nsão prod a saturaçã do (sombr adamente lhante, se á cortado. ra esta co ou alta, b mazenará avado con porque zenado no ig. 4-1c. E a entrada que o tra uz corren o. O circu eado escu 0 V. o transisto A Fig. 4-1 ndição. inário 0ou um binári Q = 0 forme mo Q= 1 circuito la stas entra S set (esta nsistor da Colégio te de base ito global ro) e com r da esqu b ilustra e 1. Se trav o 0porque strado na tch, pode das de co belecida) esquerda Técnico He suficiente está trava transistor erda estive ste outro e ado confo . Fig. 4-1b, mos acres ntrole serã alta força saturar, o nrique He no transis do com o da direita r saturad stado. Q rme most o circuito centar as o ou baixa o transisto circuito gl nnry 95  tor o, o é de rado s r da obal Eletr   trava volta Uma satu A sa baixa Na F enco depe Tabe A Ta as e perm Obse Isto uma Eis a cont satu volta tenta entre dess (aqu satu circu do la será estiv Na p pode ônica Digi rá e uma r para 0V. entrada R ração. Um ída perma . ig. 4-1c, Q ntrada no ndendo d la- Verda bela 4-1 r ntradas ba anecerá t rvemos a é denomin operação qui por qu role forem rarão. Qua rem a baix rão sair d os transi atura prim ele com m ração) gan ito. Se o t do esquer baixa. Se er do lado rodução e ser mais tal Teoria e vez em se reset (res a vez que nece trava represen coletor do a aplicaçã de esume a o ixas, nenh ravado em última en ado cond imprevisív e. Se amb altas, amb ndo as en as, ambo a saturaçã stores para eiro. O tra enor temp hará a co ransistor m do da Fig o transisto direito, a m massa, rápido; po Prática t, a saída tabelecida isto acont da no esta ta o bit arm transistor o. peração d uma alter seu últim trada na T ição de co el. as as ent os os tran tradas R e s os transi o. É uma ver qual nsistor ma o de retar rrida e trav ais rápido . 4-1c, a sa r mais ráp saída Q es qualquer rtanto, a s permanec ) alta com eça, o circ Q = 0 do 0, mes azenado da esque o circuito d ação pode o estado. in Q ci P ba em C abela 4-1. rrida esta radas de sistores S stores corrida deles is rápido do de ará o estiver ída Q ido tará alta. transistor aída Q é Colégio erá um me anda o tra uito travar mo se a e . Uma saíd rda. Esta p e latch a rá ocorrer Esta cond ativoporqu uando R é rcuito set a or outro la ixa, a saí uma bai ondição d R e S são nunca é Técnico He smo se a nsistor da á e ntrada R a Q comp ode ser u transistor. na saída ição é cha e nada se baixa e S saída Q do, se R é da Q zera xa. e Corrida simultane usada porq nrique He entrada S direita pa retornar a lementar sada ou n Com amb e o circuito mada esta altera. é alta, o em uma a alta e S (restabele ("Race") amente al ue condu nnry 96  ra a uma é ão, as do lta. ce) tas. z a Eletr   impr evita simu saíd R = simu De a uma Latc Um c era d NOR A Fig equi um S baixo alto S alt quan A Fig entra torna baixo R re Trav Se p mos Morg seta Por c inve e S = usar mes só o as sa ônica Digi evisível. E da.Eis aqu ltânea de a imprevis 1 e S = 1 r ltaneamen gora em d condição h NOR ircuito dis os circuito ou portas . 4-2a mo valente de baixo no e um S a e um S ba o produze do usarm . 4-1c é u da interag -se alta q . Q retorn tornar a ba as NAND referirmos trado na F an mostra m Q em a ausa da i rtidas. Em 0 tornam- mos um la mo tempo lhar rapida ídas são tal Teoria e ste é o mo i como re ambas as ível, foi ob epresenta te R e S a iante, um de corrida creto com s integrad NAND. stra como De Morga s dão o es lto repres ixo dão o e m uma co os um latc m diagram em para p uando S to a a baixo ixo. usar porta ig. 4-3a. À do na Fig lto; um alto nversão da outras pa se a cond tch NAND . (Para lem mente a F as mesma Prática tivo pelo q conhecer entradas tida uma c uma cond 0 forçar-s asterisco , às vezes o o da Fig os. Atualm isto é feito n. Confor tado inativ entam o es stado de ndição de h NOR. a de temp roduzir o rna-se alt quando R s NAND, s vezes é . 4-3b. Em R e um b porta NA lavras, R = ição de co , deverem brarmos d ig. 4-3b. S s, indicand ual a con uma cond em um ele ondição d ição de co e Q a um numa tabe chamada . 4-1c é ra ente, con com port me mostra o; o circui tado de s zerar (leva corrida; po orização; sinal de sa o. Q perm torna-se a poderemo convenien qualquer aixo S rea ND, as co 1 e S = 1 rrida (ver os evitar t acondição e R = 0 e o uma co Colégio dição de c ição de co mento de e corrida. rrida porq estado ale la-verdade estado pr ramente u struímos l as NAND. do na Tab to armaze etar (levar r a 0). Fin rtanto dev ele mostra ída. Conf anece alto lto, e perm s construi te desenh caso, um justam Q ndições in tornam-se Tabela 4-3 er ambas de corrid S =0, entã ndição nã Técnico He orrida dev rrida. Se a memória l Com o latc ue, retorn atório. (ver Tabe oibido ou n sado porq atch RS co A Fig. 4-2 ela 4-2, um na ou mem a 1), enqu almente, u emos evit como os orme vemo depois de anece ba r um latch ar o equiv R baixo e em baixo. ativa e de o estado ). Portanto as entrada a de uma o Q =1 e o-válida.) nrique He e ser variação evar a um h a transi ando-se la 4-1) in ão-válido ue estamo m portas b é o R baixo oriza. Um anto um R m R alto e ara = 1 e sinais de s, a saída S tornar- ixo depois RS confor alente de um S alto corrida sã inativo; R , sempre s baixas a trava NAN = 1; amb nnry 97  a stor, dica . s na e R um S= 1 Q se de me De o = 0 que o D é as