Baixe Aula 4 e outras Notas de aula em PDF para Engenharia Elétrica, somente na Docsity! 1 Eletrônica Digital Prof. Arthur Braga Tópicos Circuitos Lógicos Combinacionais Forma de Soma-de-Produtos Simplificação de Circuitos Lógicos Simplificação Algébrica Projetando Circuitos Lógicos Combinacionais Método do Mapa de Karnaugh Condições de “don’t-care” Circuitos Exclusive-OR e Exclusive-NOR 2 Circuitos Lógicos Combinacionais Os circuitos descritos e analisados até o momento podem ser classificados como CIRCUITOS LÓGICOS COMBINACIONAIS porque, em qualquer instante de tempo, o nível lógico da saída do circuito depende da combinação dos níveis lógicos presente nas entradas. Um circuito combinacional não possui a característica de memória, portanto sua saída depende apenas dos valores atuais das entradas. Assim, justifica-se nos circuitos combinacionais um estudo mais detalhado da simplificação dos circuitos lógicos. Dois métodos serão usados: o primeiro usará os teoremas da álgebra Booleana, e o segundo usará uma técnica de mapeamento Forma de Soma-de-Produtos Os métodos de simplificação e projetos de circuitos lógicos a serem estudados requerem que a expressão esteja na forma de soma-de-produtos. Alguns exemplos de expressões desse tipo são: CBAABC +1. K. 2. J. 3. j DDCCBAAB +++ LHGKEFDCBA ++++ Cada uma dessas expressões consiste em dois ou mais termos AND (produtos lógicos) conectados por operações OR. Cada termo AND consiste em uma ou mais variáveis que aparecem individualmente na sua forma complementada ou não-complementada. Produto-de-Somas: Uma outra forma geral para expressões lógicas usada às vezes é chamada de produto-de-somas, e consiste em dois ou mais termos OR (somas lógicas) conectados por operações AND. ( )( )CACBA +++1. K. 2. J.( )( )FEDCBA +++ 5 Simplificação AlgébricaK Exemplo: Simplifique o circuito lógico abaixo. Projetando Circuitos Lógicos Combinacionais Quando o nível de saída desejado de um circuito lógico é dado para todas as condições de entrada possíveis, os resultados podem ser convenientemente apresentados em uma tabela-verdade. A expressão Booleana para o circuito requerido pode então ser obtida a partir desta tabela-verdade. Por exemplo, considere a Tabela-Verdade abaixo que tem duas entradas, A e B, e a saída x que será nível 1 apenas para o caso em que A = 0 e B = 1. O circuito mostrado acima implementa a tabela-verdade apresentada. Caso eu tenha interesse em conhecer circuitos que tenham saída 1 para uma única combinação na entrada ? 6 Projetando Circuitos Lógicos Combinacionais Para o caso de duas variáveis lógicas, temos abaixo quatro circuitos que têm saída nível 1 apenas para uma das 4 possíveis combinações na entrada. Esses circuitos poderiam ser combinados para implementar outras tabelas verdade ? Projetando Circuitos Lógicos Combinacionais Quando o nível de saída desejado de um circuito lógico é dado para todas as condições de entrada possíveis, os resultados podem ser convenientemente apresentados em uma tabela-verdade. A expressão Booleana para o circuito requerido pode então ser obtida a partir desta tabela-verdade. Vamos considerar o caso no qual temos uma tabela verdade em que a saída será 1 apenas para dois casos distintos: A = 0, B = 1 e A = 1, B = 0. Como isso pode ser implementado ? BA BA Qual seria o procedimento geral ? 7 Projetando Circuitos Lógicos Combinacionais Ao associar cada saída 1 a um termo que seja um produto das entradas (invertidas ou não), expressão do circuito é a soma lógica destes termos. Se estaria escrevendo a expressão no circuito no formato de soma-de-produtos ! Há um método que automatiza a busca pela simplificação da expressão do circuito se esta estiver no formato de soma de produtos. MAPAS DE KARNAUGH Método do Mapa de Karnaugh O mapa de Karnaugh é um método gráfico usado para simplificar uma equação lógica ou para converter uma tabela-verdade no seu circuito lógico correspondente, de uma forma simples e metódica. Embora um mapa de Karnaugh, ou simplesmente mapa K, possa ser usado em problemas que envolvem qualquer número de variáveis de entrada, sua utilidade prática a cinco ou seis variáveis. O mapa K, assim como uma tabela-verdade, é um meio de mostrar a relação entre as entradas lógicas e a saída desejada. Segue abaixo um exemplo da tabela-verdade de uma expressão lógica e seu mapa K correspondente. ExpressãoTabela-Verdade Mapa de Karnaugh Como montar o mapa para mais de duas variáveis ? 10 Exemplos: Método do Mapa de Karnaugh Agrupamento de quatro quadros no mapa K (quartetos) Agrupando um quarteto de 1s adjacentes em um mapa K, elimina-se duas variáveis que aparecem nas formas complementada e não- complementada. Exemplo: CBAABCBCACBAX +++= ( ) ( )BBACBBCA +++= ACCA += ( )AAC += C= CX = 11 Exemplos: Método do Mapa de Karnaugh Agrupamento de oito quadros no mapa K (octetos) Agrupando um octeto de 1s adjacentes em um mapa K, elimina-se três variáveis que aparecem nas formas complementada e não- complementada. Exemplos: 12 Exemplos: Método do Mapa de Karnaugh Processo Completo de Simplificação Quando uma variável aparece nas formas complementada e não- complementada em um agrupamento, tal variável é eliminada da expressão. As variáveis que não se alteram para todos os quadros do agrupamento têm de permanecer na expressão final Deve ficar claro que um grupo maior de 1s elimina mais variáveis. Para ser exato, um grupo de dois 1s elimina uma variável, um grupo de quatro 1s elimina duas variáveis, e um grupo de oito 1s elimina três variáveis. Esse princípio será usado para se obter a expressão lógica simplificada a partir do mapa K que contém qualquer combinação de 1s e 0s. 15 Método do Mapa de Karnaugh Preenchendo o Mapa K a partir da expressão da saída Quando a saída desejada é apresentada como uma expressão Booleana em vez de uma tabela-verdade, o mapa K pode ser preenchido usando os seguintes passos: 1. Passe a expressão para a forma de soma-de-produtos caso ela não esteja neste formato. 2. Para cada termo produto da expressão na forma soma-de-produtos, coloque um 1 em cada quadrado do mapa K cuja denominação seja a mesma da combinação das variáveis de entrada. Coloque um 0 em todos os outros quadrados. Exemplo Método do Mapa de Karnaugh Preenchendo o Mapa K a partir da expressão da saída Use o mapa K para simplificar a expressão: ( ) DCBADDBACy +++= Solução: Multiple o primeiro termo para obter: DCBADCDBACy +++= E a expressão simplificada ????????? 16 Exemplo Método do Mapa de Karnaugh Preenchendo o Mapa K a partir da expressão da saída Use o mapa K para simplificar a expressão: ( ) DCBADDBACy +++= Solução: BADCy ++= Expressão simplificada: Método do Mapa de Karnaugh Condições de “don’t-care” Alguns circuitos lógicos podem ser projetados de forma que existam certas condições de entrada para as quais não existem níveis de saída especificada – normalmente essas condições nunca ocorrerão. Para estas condições de entrada, a saída z não é especificada nem como 0 nem como 1, e sim por um x que indica que aquela condição não importa (don’t-care). Como simplificar a expressão lógica associada com a tabela-verdade ? 17 Método do Mapa de Karnaugh Condições de “don’t-care” Como não há uma saída especificada para as condições don’t-care, o projetista está livre para fazer a saída ser 0 ou 1 de forma a obter a expressão mais simple. Assim, sempre que ocorrerem condições de don’t-care temos que decidir qual x será alterado para 0 e qual será alterado para 1 de forma a se obter o melhor agrupamento no mapa k. Circuitos Exclusive-OR e Exclusive-NOR